半導体集積回路装置及びその製造方法

開放特許情報番号
L2009003806
開放特許情報登録日
2009/5/29
最新更新日
2014/2/25

基本情報

出願番号 特願2007-073928
出願日 2007/3/22
出願人 国立大学法人東北大学
公開番号 特開2008-235621
公開日 2008/10/2
登録番号 特許第5433845号
特許権者 国立大学法人東北大学
発明の名称 半導体集積回路装置及びその製造方法
技術分野 電気・電子
機能 制御・ソフトウェア
適用製品 ナノメートル世代の半導体集積回路装置
目的 製造過程のばらつきを補正することができる半導体集積回路装置及びその製造方法の提供。
効果 本技術によれば、特性ばらつきを製造後に補正することで歩留り及び性能を改善可能である。さらに製造プロセス制約や設計マージン制約等が緩和され、より高性能な半導体集積回路装置を制約にとらわれずに設計・製造することが可能となる。
技術概要
この技術では、製造後のトランジスタの特性を補正できる回路素子を付加したトランジスタを含む半導体集積回路装置及びトランジスタの特性を補正できる回路素子をトランジスタに付加し、トランジスタの製造後、トランジスタの特性を補正できるようにする。例えば、磁気メモリ(MRAM)の記憶セルであるTMR(磁気抵抗効果)素子を回路素子として用いた例では、トランジスタと直接接続して回路を構成する。簡単のためトランジスタの特性を線形抵抗と考え設計時の目標値をR↓(TR)とする。このとき製造ばらつきによる抵抗値のずれを−ΔRとする。ここで、TMR素子の抵抗値R↓(TMR)をΔRと等しくすることにより、ばらつきによる特性変化を相殺することが可能となる。また、TMR素子を並列に接続することでばらつきを補正することもできる。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT