| 出願番号 |
特願2007-228386 |
| 出願日 |
2007/9/3 |
| 出願人 |
独立行政法人科学技術振興機構 |
| 公開番号 |
特開2009-060059 |
| 公開日 |
2009/3/19 |
| 登録番号 |
特許第5207024号 |
| 特許権者 |
国立研究開発法人科学技術振興機構 |
| 発明の名称 |
不揮発性記憶素子及び不揮発性メモリ並びに不揮発性記憶素子の制御方法 |
| 技術分野 |
電気・電子 |
| 機能 |
機械・部品の製造、材料・素材の製造 |
| 適用製品 |
不揮発性記憶素子及び不揮発性メモリ |
| 目的 |
有機半導体を用いたトランジスタにより簡単な構造で電気的に不揮発性記憶素子の動作が得られる、不揮発性記憶素子及び不揮発性メモリ並びに不揮発性記憶素子の制御方法を提供する。 |
| 効果 |
この不揮発性記憶素子及び不揮発性メモリによれば、有機半導体薄膜をチャンネルとした簡単な構造のトランジスタを不揮発性記憶素子として、電気的に書き込み、消去、読み出しの制御を行うことができる。 |
技術概要
 |
図１は、不揮発性記憶素子の構成を示す模式的な断面図である。不揮発性記憶素子１は、基板２と、基板２上に形成されたゲート絶縁膜３と、この絶縁膜３と基板２との間に配設されるゲート電極４と、ゲート絶縁膜３上に形成されるチャンネル５と、チャンネル５上に形成される主電極となるソース電極６及びドレイン電極７と、からなる。図２は、不揮発性記憶素子の別の構成を示す模式的な断面図である。この不揮発性記憶素子１５は、基板２と、基板２上に形成されたチャンネル５と、チャンネル５上に配設された絶縁膜３と、ゲート電極４と、基板２上に配設される主電極となるソース電極６及びドレイン電極７と、から構成されている。この不揮発性記憶素子１５は、所謂スタガード型の構造を有している。図３は、不揮発性記憶素子を複数個用いたＮＯＲ型の不揮発性メモリの構造を示すブロック図である。不揮発性記憶素子１は、図２に示す不揮発性記憶素子１５でもよい。また、不揮発性記憶素子の消去は、ドレイン電極が開放され、ゲート電極には負の電圧が印加され、ソース電極には正の電圧が印加されて行われる、不揮発性記憶素子の制御方法である。 |
| イメージ図 |
|
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)
)
)