半導体の製造方法

開放特許情報番号
L2009002439
開放特許情報登録日
2009/3/27
最新更新日
2012/7/27

基本情報

出願番号 特願2006-222455
出願日 2006/8/17
出願人 国立大学法人佐賀大学
公開番号 特開2008-047731
公開日 2008/2/28
登録番号 特許第4992080号
特許権者 国立大学法人佐賀大学
発明の名称 半導体の製造方法
技術分野 電気・電子、情報・通信
機能 機械・部品の製造
適用製品 発光ダイオード、レーザダイオード等の光電変換機能素子作製に有用な半導体の製造に適用する。
目的 特定の処理工程を備える半導体の製造方法を提供する。
効果 キャリア濃度及びフォトルミネッセンス強度(発光強度)の高められた半導体を、容易に製造することが可能になる。
技術概要
(A)基板上にp型又はn型のテルル化亜鉛(ZnTe)を成膜する成膜処理工程と、(B)ZnTeを成膜した基板を、このZnTeと反応しない気体の雰囲気中においてアニールする熱処理工程と、を備える半導体の製造方法にする。例えば、工程Aにおいて、Znの原料ガスであるジメチル亜鉛(DMZn)と、Teの原料ガスであるジエチルテルル(DETe)と、p型ドーパントである燐(P)を構成元素として含むドーピングガスとを導入したチャンバー内で、有機金属気相成長法等を用いて、基板1aであるZnTe単結晶基板上にp型ZnTe薄膜1bを成長させた被処理基板1が得られ、また、工程Bにおいて、ZnTeと反応しないヘリウム、アルゴン等の希ガス、窒素などの不活性ガスを処理室3に導入して、好ましくは、ZnTe薄膜の表面にアルミニウムを成膜した被処理基板1を、被処理基板1の成膜温度以下(例えば500℃以下)の温度に保持して熱処理を行うことにより、基板上に成膜したZnTe薄膜が基板から表面に向かって正孔濃度又は電子濃度が減少する複数の層から構成された半導体が得られる(図)。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT