リサーフ構造を用いた電界効果トランジスタ

開放特許情報番号
L2009000805
開放特許情報登録日
2009/2/20
最新更新日
2015/9/28

基本情報

出願番号 特願2008-297958
出願日 2008/11/21
出願人 独立行政法人産業技術総合研究所
公開番号 特開2010-123857
公開日 2010/6/3
登録番号 特許第5131853号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 リサーフ構造を用いた電界効果トランジスタ
技術分野 電気・電子
機能 機械・部品の製造
適用製品 高耐圧MOS電界効果トランジスタ、LRMOSFET、マルチゾーンPガードMOSFET
目的 SiCを用いた横型リサーフMOS電界効果トランジスタにおいて、ゲート酸化膜周辺への電界集中を緩和し、なおかつドレイン周辺への電界の偏りを回避し、高い耐圧と低い特性オン抵抗の提供。
効果 この技術によれば、横型リサーフMOS電界効果トランジスタにおいて、そのオン抵抗の低抵抗化と、高耐圧化とを併せて実現することができる。
技術概要
この技術は、SiCを用いた横型リサーフMOS電界効果トランジスタにおいて、ゲート端周辺の電界集中を緩和するためにドリフト領域表面に設けられた電界緩和領域の長さを適正な値に調整することにより、高い耐圧と低い特性オン抵抗を得るようにしたもので、炭化珪素半導体基板の表面に第1の導電型を持つ活性層を形成し、活性層の表面部分に、第2の導電型のソース領域と、ソース領域から間隔をおくように第2の導電型のドリフト領域と、ドリフト領域の表面部分に形成した第2の導電型のドレイン領域とを形成し、かつ、ソース領域とドリフト領域に挟まれた活性層のチャネル領域の上部に、ゲート絶縁膜を介してゲート電極を形成している。そして、ドリフト領域の表面部分に、第1の導電型の電界緩和領域を形成し、電界緩和領域は、ゲート電極と互いの投影方向において重なる一端部分を有し、かつ、その他端は、ドレイン領域端部との間に間隔を空けるように形成されている。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT