3次元集積回路

開放特許情報番号
L2009000768
開放特許情報登録日
2009/2/20
最新更新日
2015/9/28

基本情報

出願番号 特願2008-271500
出願日 2008/10/22
出願人 独立行政法人産業技術総合研究所
公開番号 特開2009-194363
公開日 2009/8/27
登録番号 特許第5099780号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 3次元集積回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 3次元集積回路
目的 2次元集積回路の3次元積層工程を複雑にすることなく、垂直方向の接続を有する同一の部分回路を複数含む同一の2次元集積回路を複数積層することを可能とする。
効果 通常、同一の2次元集積回路を積層する場合の張り合わせ及びマスク枚数・再配線工程の削減等貫通電極形成工程を単純化することができる。また、上面と下面の貫通電極を2次元集積回路等の同一2次元位置に配置しないので、層当たりの厚さが減少し、より細密な貫通電極を形成することが可能となる。
技術概要
2次元集積回路上の少なくとも2つの部分回路が回転対称な位置に配置され、部分回路の上層へ接続する信号伝送路と下層へ接続する信号伝送路とが部分回路内で回転対称な位置に配置されているとともに、2次元集積回路が複数個回転して張り合わされている3次元集積回路である。図1は2次元集積回路を示し、2つの同一の部分回路1がチップの中心6を軸としてπ(rad)回転対称な位置に配置されており、1の内部には上方へ接続する貫通電極3と、下方へ接続する貫通電極2が、部分回路1の中心4を軸に部分回路1内でπ(rad)回転対称な位置に配置される。この2次元集積回路をπ(rad)回転したものを、回転しないものに重ねると、上層と下層の貫通電極2と貫通電極3が重なり正常に接続できる。図2は同一の回路を配列上に並べた2次元集積回路の貫通電極レイアウトである。図3は2次元集積回路を交互にπ(rad)回転して積層してできた3次元集積回路の断面図である。図4(a)は、図3の3次元集積回路上面の貫通電極レイアウト、(b)は3次元集積回路下面の貫通電極レイアウトである。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT