| 出願番号 |
特願2005-034798 |
| 出願日 |
2005/2/10 |
| 出願人 |
国立大学法人静岡大学 |
| 公開番号 |
特開2006-222782 |
| 公開日 |
2006/8/24 |
| 登録番号 |
特許第4613311号 |
| 特許権者 |
国立大学法人静岡大学 |
| 発明の名称 |
２重積分型Ａ／Ｄ変換器、カラム処理回路、及び固体撮像装置 |
| 技術分野 |
電気・電子 |
| 機能 |
機械・部品の製造 |
| 適用製品 |
２重積分型Ａ／Ｄ変換器、カラム処理回路、及び固体撮像装置 |
| 目的 |
画素等のアナログ信号出力回路からのアナログ信号を多数回サンプルすることでランダムノイズの低減を効率的に行うとともに、量子化ノイズの低減やダイナミックレンジの拡大を簡単な回路構成で実現でき、データ変換時間も大幅に短縮可能で、且つ高分解能なＡ／Ｄ変換出力を得ることができる２重積分型Ａ／Ｄ変換器、この２重積分型Ａ／Ｄ変換器を集積化したカラム処理回路、及びこのカラム処理回路を搭載した固体撮像装置を提供する。 |
| 効果 |
画素等のアナログ信号出力回路からのアナログ信号を多数回サンプルすることでランダムノイズの低減を効率的に行うとともに、量子化ノイズの低減やダイナミックレンジの拡大を簡単な回路構成で実現でき、データ変換時間も大幅に短縮可能で、且つ高分解能なＡ／Ｄ変換出力を得ることができる２重積分型Ａ／Ｄ変換器、この２重積分型Ａ／Ｄ変換器を集積化したカラム処理回路、及びこのカラム処理回路を搭載した固体撮像装置を提供できる。 |
技術概要
 |
図１は固体撮像装置（２次元イメージセンサ）の半導体チップ上のレイアウトを説明する模式的平面図である。図２は固体撮像装置のカラム処理回路の構成を説明する概略的なブロック図である。図３は図２のカラム処理回路の内の１つに配置された２重積分型Ａ／Ｄ変換器の構成を説明する概略的な回路図である。図４は図３に示す２重積分型Ａ／Ｄ変換器の出力段の回路構成を説明する図である。２重積分型Ａ／Ｄ変換器は、一定のインクリメント電圧を階段状に逐次上昇するアナログ積分器２３と；このアナログ積分器２３の出力を一方の端子（−）に、アナログ信号ｘを他方の端子（＋）に入力し、アナログ信号ｘがアナログ積分器２３の出力より大きければ、ハイレベルｗ＝１のデジタル信号を出力し、小さければロウレベルｗ＝−１の信号を出力する比較器２４と、この比較器２４の出力をデジタル領域で積分する初段デジタル積分器２５と、この初段デジタル積分器２５の出力をデジタル領域で積分する２段目デジタル積分器２６とを備える。 |
| イメージ図 |
|
| 実施実績 |
【試作】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)
)
)
)