| 出願番号 |
特願2006-512926 |
| 出願日 |
2005/3/28 |
| 出願人 |
国立大学法人 岡山大学 |
| 公開番号 |
WO2005/109646 |
| 公開日 |
2005/11/17 |
| 登録番号 |
特許第4576538号 |
| 特許権者 |
国立大学法人 岡山大学 |
| 発明の名称 |
多次元のスイッチトポロジーを有する集積回路 |
| 技術分野 |
電気・電子 |
| 機能 |
その他 |
| 適用製品 |
多次元のスイッチトポロジーを有する集積回路 |
| 目的 |
３次元ＦＰＧＡの利点を生かし、高速・高集積化され、かつ製造上の困難性が解消されたＦＰＧＡを提供する。 |
| 効果 |
ＦＰＧＡは規模が大きくなるほど論理ブロック間を接続するスイッチの段数や、ＦＰＧＡに設けるスイッチの数が増加するという問題を抑制し、性能を大きく改善することができる。特に、２次元チップ構造に埋め込んだ場合には、製造はきわめて容易となり、歩留まりも改善し、かつ製造コストも経済的である高集積度のＦＰＧＡを提供することが可能となる。 |
技術概要
|
高次元ＦＰＧＡ（フィールドプログラマブルゲートアレー）のスイッチトポロジーをそれよりも低次元の集積回路に埋め込んで実現するＦＰＧＡの設計方法、高次元ＦＰＧＡのスイッチトポロジーをそれより低次元の集積回路に埋め込んでなるＦＰＧＡからなる半導体集積回路である。（１）ｎ次元ＦＰＧＡのスイッチトポロジーをｍ次元の集積回路に埋め込んで実現するＦＰＧＡの設計方法、ここで、ｍ、ｎはいずれも自然数であり、ｍ＜ｎの関係がある。（２）ｍ＝２、ｎ＝３又は４であるこのＦＰＧＡの設計方法、（３）ｎ次元ＦＰＧＡのスイッチトポロジーをｍ次元の集積回路に埋め込んでなるＦＰＧＡからなる半導体集積回路、（４）ｎ＝３、ｍ＝２である半導体集積回路、（５）ｎ＝４、ｍ＝２である半導体集積回路、（６）（３）のＦＰＧＡからなる半導体集積回路であって、各軸方向の配線チャネルが多種長の配線を含むＦＰＧＡからなる半導体集積回路である。（７）（３）のＦＰＧＡからなる導体集積回路であって、各軸方向の配線チャネルが長尺の配線を含むＦＰＧＡからなる半導体集積回路である。 |
| 実施実績 |
【試作】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
