磁性半導体薄膜及び磁性半導体薄膜の製造方法

開放特許情報番号
L2008004790
開放特許情報登録日
2008/9/5
最新更新日
2012/12/20

基本情報

出願番号 特願2006-238022
出願日 2006/9/1
出願人 国立大学法人長岡技術科学大学
公開番号 特開2008-060474
公開日 2008/3/13
登録番号 特許第5119434号
特許権者 国立大学法人長岡技術科学大学
発明の名称 磁性半導体薄膜及び磁性半導体薄膜の製造方法
技術分野 電気・電子、情報・通信
機能 材料・素材の製造
適用製品 磁性半導体薄膜
目的 半導体プロセスの整合性に優れており、基板と磁性半導体薄膜とが格子整合し、強磁性転移温度(Tc)が300K付近でバラツキが少ないII−IV−V↓2族の磁性半導体薄膜及び磁性半導体薄膜の製造方法を提供する。
効果 この磁性半導体薄膜を用いることにより、室温においても動作可能な半導体スピントロニクスデバイスとしてトンネル磁気抵抗素子、記録素子、発光素子、トランジスタ、スピン偏極素子などを提供することができる。
技術概要
加熱した基板上に緩衝層を形成した後に、緩衝層上に磁性半導体層として遷移金属元素を添加したZnSnAs↓2をエピタキシャル成長させる磁性半導体薄膜の製造方法である。図1は、分子線エピタキシー(MBE)法により、加熱したInP基板上に緩衝層としてZnSnAs↓2薄膜を成長させた後に、緩衝層上に磁性半導体層として(ZnMnSn)As↓2薄膜をエピタキシャル成長させるための形成条件及びタイミングチャートとなるグラフを示す。グラフの横軸は時間であり、縦軸は基板加熱温度である。図2は、形成した磁性半導体薄膜の模式図を示す。磁性半導体薄膜を成長させることにより、InP基板から順に、緩衝層となるZnSnAs↓2薄膜、磁性半導体層となる(ZnMnSn)As↓2薄膜が形成されている。図3は、緩衝層及び磁性半導体層の成長時の基板温度に対するZn、Sn、Asそれぞれの組成比を示すグラフである。グラフの横軸は基板温度であり、縦軸はZn、Sn、Asそれぞれの組成比(at.%)である。図4は、InP基板上の緩衝層であるZnSnAs↓2薄膜のXRDパターンを示すグラフである。グラフの横軸は回折角2θであり、縦軸は回折強度である。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2021 INPIT