SRAMセル回路およびその駆動方法

開放特許情報番号
L2008002649
開放特許情報登録日
2008/6/6
最新更新日
2015/9/18

基本情報

出願番号 特願2007-326777
出願日 2007/12/19
出願人 独立行政法人産業技術総合研究所
公開番号 特開2009-151844
公開日 2009/7/9
登録番号 特許第5083889号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 SRAMセル回路およびその駆動方法
技術分野 情報・通信
機能 機械・部品の製造
適用製品 チャネル幅、動作速度、浮遊容量、消費電力
目的 書き込み動作や読み出し動作を確実にすることに伴うトランジスタ寸法への制約条件を抑制し、使用トランジスタ数を少なくし、読み出し専用線を不要とするSRAMセル回路およびその駆動方法の提供。
効果 読み出しおよび書き着込み動作時に正帰還回路が切断されているので、記憶内容の反転などの誤動作は起こり難くなっている。そのため、各トランジスタの寸法を調整して設定する必要が無くなり、SRAMセルの占有面積を低減でき、消費電力を低減することができる。また、読み出しおよび書き着込み動作時に正帰還回路が切断されているので、SRAMセル回路の設計に対する制約条件が少なくなり、設計が容易となる。
技術概要
この技術では、SRAMセル回路は、入力ノードに印加された論理信号の反転信号を出力ノードに出力する第一のインバータと、入力ノードに印加された論理信号の反転信号を出力ノードに出力する第二のインバータと、帰還回路制御信号によって導通又は非導通にされる帰還制御トランジスタと、書き込み制御信号によって導通又は非導通にされる書き込み制御トランジスタと、読み出し制御信号によって導通又は非導通にされる読み出し制御トランジスタと、すべての制御信号を出力する制御回路を有し、第一および第二のインバータは電源供給線および電源帰還線に接続し、第一のインバータの出力ノードは第二のインバータの入力ノードに接続し、第二のインバータの出力ノードと第一のインバータの入力ノード間は帰還制御トランジスタで接続し、第一のインバータの入力ノードとビット線間は書き込み制御トランジスタで接続し、第二のインバータの出力ノードとビット線間は読み出し制御トランジスタで接続する。SRAMセル回路に、駆動状態での動作変動を抑制するように、電位保持回路を設けるとよい。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT