半導体装置

開放特許情報番号
L2007004890
開放特許情報登録日
2007/9/7
最新更新日
2007/9/7

基本情報

出願番号 特願2001-318969
出願日 2001/10/17
出願人 株式会社日立製作所
公開番号 特開2003-124470
公開日 2003/4/25
登録番号 特許第3783156号
特許権者 株式会社日立製作所
発明の名称 半導体装置
技術分野 電気・電子
機能 その他
適用製品 半導体装置
目的 Si層の薄いSOI基板におけるMOS電界効果トランジスタの耐圧を向上させる。
効果 Si層の厚さ、埋め込み酸化膜層の厚さを厚くすることなく、耐圧クラスを上げるN型チャネルMOS電界効果トランジスタ、P型チャネルMOS電界効果トランジスタ、NPN型トランジスタ、PNP型トランジスタを得ることができる。
技術概要
 
SOI基板上101に、ソース電極201とフィールド酸化膜204を介してドレイン電極202及びゲート電極302を有し、ゲート酸化膜301、高濃度P型層401及びソース電極とゲート酸化膜に接触する高濃度N型層402、ドレイン電極に接触する高濃度N型層403、高濃度P型層と高濃度N型層及びゲート酸化膜に接触するP型層(p−body層)404を有するN型チャネルMOS電界効果トランジスタにおいて、ドレイン電極に接触する高濃度N型層に接触するフィールド酸化膜端とゲート電極、ゲート絶縁膜端との距離510の95%以内に相当する領域をp−body層に接触するドレイン領域よりも濃度の濃いN型層501が占める。また、ドレイン電極下の埋め込み酸化膜近傍の濃度が3×1016/cm3以上1×1022/cm3以下となるようなN型領域を設ける。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】
実施権条件 特許通常実施権の許諾(非独占)

登録者情報

登録者名称 株式会社日立製作所

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT