再構成可能集積回路

開放特許情報番号
L2007003739
開放特許情報登録日
2007/8/3
最新更新日
2015/9/16

基本情報

出願番号 特願2007-119653
出願日 2007/4/27
出願人 独立行政法人産業技術総合研究所
公開番号 特開2008-278216
公開日 2008/11/13
登録番号 特許第4461242号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 再構成可能集積回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 CMOS論理ゲート、FPGA(Field−programmable gate array)、半導体集積回路技術の微細化
目的 SRAMの漏れ電流を削減することによりFPGAのような再構成可能集積回路の低消費電力化の実現。
効果 FPGAなどを含むSRAMによって回路機能を制御する再構成可能集積回路装置において、配線スイッチのSRAMの電源を遮断し不使用の回路資源の漏れ電流を削減する。FPGAのSRAMはほとんどが配線スイッチの制御に用いられているため、配線スイッチの電源を遮断することが最も効果的である。
技術概要
この技術は、デコード型とエンコード型を組み合わせたマルチプレクサが用いられる。前段に4つの4入力のデコード型マルチプレクサ、後段に4入力エンコード型マルチプレクサを用いた16入力ハイブリッド型マルチプレクサである。4つのデコード型マルチプレクサは制御SRAMを共有できる。不使用時は初段のデコード型マルチプレクサをすべてオフにすることで完全にハイインピーダンス状態に設定することが可能であり、後段のエンコード型マルチプレクサから入力方向への漏れ電流を防ぐことが可能である。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT