出願番号 |
特願2007-084742 |
出願日 |
2007/3/28 |
出願人 |
独立行政法人産業技術総合研究所 |
公開番号 |
特開2008-244279 |
公開日 |
2008/10/9 |
登録番号 |
特許第4822547号 |
特許権者 |
国立研究開発法人産業技術総合研究所 |
発明の名称 |
強誘電体を有する電界効果トランジスタ型記憶素子及びその製造方法 |
技術分野 |
電気・電子 |
機能 |
その他 |
適用製品 |
強誘電体を有する電界効果トランジスタ型記憶素子に適用する。 |
目的 |
強誘電体層を特定部位に積層する電界効果トランジスタ型記憶素子を提供する。 |
効果 |
デバイス応用するために十分なメモリーウィンドウ幅が長期間かつ高温で安定に保持される電界効果トランジスタ型記憶素子が得られる。 |
技術概要
|
強誘電体層が、バッファ層4とゲート電極の電極層6との間に積層される第一の強誘電体層7と、ゲート電極の直下以外に積層される第二の強誘電体層8とからなる強誘電体を有する電界効果トランジスタ型記憶素子にする。その際に、PZT、SBT等からなる第二の強誘電体層8を、レーザー蒸着法、スパタリング法等により、ゲート領域のみならず、ソース領域及びドレイン領域を含むゲートスタックを被包するように形成した構造にするか(図1)、もしくは、同様に、レーザー蒸着法、スパタリング法等により積層されたPZT、SBT等からなる第二の強誘電体層8を、反応性イオンエッチングにより異方性エッチングを行い、第二の強誘電体層8をエッチバックして、ゲートスタックの側面(サイドウオール)に隣接するように形成した構造にする(図2)。 |
実施実績 |
【無】 |
許諾実績 |
【無】 |
特許権譲渡 |
【否】
|
特許権実施許諾 |
【可】
|