SRAM装置

開放特許情報番号
L2007003635
開放特許情報登録日
2007/8/3
最新更新日
2018/1/8

基本情報

出願番号 特願2009-505192
出願日 2008/3/14
出願人 国立研究開発法人産業技術総合研究所
公開番号 WO2008/114716
公開日 2008/9/25
登録番号 特許第5035335号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 SRAM装置
技術分野 電気・電子
機能 機械・部品の製造
適用製品 Static Random Access Memory、SRAM装置
目的 書き込み余裕、読み出し余裕の双方を大きくすることが可能なSRAM装置の提供。
効果 書き込み余裕、読み出し余裕の双方を大きくすることが可能なSRAM装置が得られる。
技術概要
この技術では、SRAM装置は、起立した半導体薄板の両面に電気的に切り離されたトランジスタ駆動用のゲート及びしきい値制御用のゲートを有する4端子型ダブルゲート電界効果トランジスタを選択トランジスタとして用い、選択トランジスタのしきい値制御用ゲートに対して書き込み動作時には、読み出しの動作にある際よりも、しきい値電圧を下げるような電圧を入力する。選択トランジスタのしきい値制御用ゲートは、ビット線と平行する列方向の配線に接続する。また、書き込み許可信号と列デコーダが出力する列選択信号の論理積を計算し、その結果に応じてバイアス電圧を発生する回路を各列に有するものとする。また、ワード線の信号電位は、選択されていない行に属するセルにおいてビット線を介して流れる漏れ電流を低減するように調整する。行デコーダの行選択信号に基づき該当する行の動作に対応する信号電位を決定したワード線に出力する回路を、各行に有するものとする。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT