ディジタルシステムの設計システムおよびディジタルシステムの製造方法

開放特許情報番号
L2007003588
開放特許情報登録日
2007/8/3
最新更新日
2015/9/15

基本情報

出願番号 特願2007-053056
出願日 2007/3/2
出願人 独立行政法人産業技術総合研究所
公開番号 特開2008-217350
公開日 2008/9/18
登録番号 特許第4798505号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 ディジタルシステムの設計システムおよびディジタルシステムの製造方法
技術分野 情報・通信
機能 制御・ソフトウェア
適用製品 ディジタルシステムの設計システム
目的 製造コストの低減を実現可能なディジタルシステムの設計システムおよび製造方法の提供。
効果 この技術は、遺伝的アルゴリズムで値が調整されるプログラマブル遅延回路を備えた大規模のディジタルシステムの設計システムおよび製造方法に適用して有益な技術であり、これに限らず、プログラマブル遅延回路を備えたディジタルシステム全般に対して広く適用可能である。
技術概要
この技術では、フリップフロップのクロック入力部にプログラマブル遅延回路が挿入され、この遅延回路の遅延時間が遺伝的アルゴリズム(GA)によって探索されるディジタルシステムを製造する。この際に、回路設計後に静的タイミング解析(STA)などの検証を行い、このSTAの結果に基づいて、ディジタルシステム内に挿入するプログラマブル遅延回路の場所および数を限定する。次いで、この遅延回路の限定によって生じる歩留まり変動を、有向グラフをモデルとするシミュレータで検証し、この検証を限定数を変更しながら行うことで、遅延回路の最適な挿入数を見積もる。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT