SRAM装置

開放特許情報番号
L2007002806
開放特許情報登録日
2007/6/1
最新更新日
2018/1/23

基本情報

出願番号 特願2008-548335
出願日 2007/12/6
出願人 国立研究開発法人産業技術総合研究所
公開番号 WO2008/069277
公開日 2008/6/12
登録番号 特許第5004102号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 SRAM装置
技術分野 情報・通信、電気・電子、その他
機能 制御・ソフトウェア、機械・部品の製造、その他
適用製品 SRAM装置
目的 この発明は、動作速度は低減せずに、消費電力を低減し、安定して動作するSRAM装置を提供する。
効果 この発明の装置によれば、プレーナMOSとは異なり行ごとに独立の電圧を各SRAM行に入力することが可能となる。結果として、電源電圧を減少させて動作を不安定にすることなく、記憶保持中のSRAMセルで漏れ電流を低減できる。また、アクセストランジスタの閾値電圧をセルの閾値電圧と異なる値に設定することにより、動作安定性を増大することが可能となる。結果として、動作速度は低減せずに、消費電力を低減し、安定して動作するSRAM装置が提供される。
技術概要
従来は、バルクあるいはSOIといったシリコン基板上に、プレーナ型MOS電界効果トランジスタを用いて、CMOS型のSRAMセルを集積していた。しかし、集積密度、動作速度等の性能向上に伴う素子寸法の縮小は、短チャネル効果や閾値電圧ばらつきを与える結果をきたしている。 この発明のSRAM装置は、起立した微細な半導体薄板の両面に電気的に切り離された論理信号入力ゲート及びバイアス電圧入力ゲートを有する電界効果型トランジスタで構成され、ワードラインに接続された2個のアクセストランジスタ及びフリップフロップ回路を構成する相補型トランジスタからなるメモリセルを含む。 読み出し乃至書き込みのためにアクセスされるメモリセルが含まれる行のメモリセルを構成するトランジスタのバイアス電圧入力ゲートに、第1のバイアス電圧を入力してトランジスタの論理信号入力ゲートからみた閾値電圧を低く設定する。また、記憶保持動作を行っているメモリセルのみを含む行のメモリセルを構成するトランジスタのバイアス電圧入力ゲートに、第2のバイアス電圧を入力してトランジスタの論理信号入力ゲートからみた閾値電圧を高く設定する。
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT