磁気抵抗効果素子を用いたロジックインメモリ回路

開放特許情報番号
L2007001399
開放特許情報登録日
2007/3/16
最新更新日
2013/12/26

基本情報

出願番号 特願2004-043359
出願日 2004/2/19
出願人 株式会社 東北テクノアーチ
公開番号 特開2005-235307
公開日 2005/9/2
登録番号 特許第4631090号
特許権者 国立大学法人東北大学
発明の名称 磁気抵抗効果素子を用いたロジックインメモリ回路
技術分野 電気・電子
機能 材料・素材の製造、制御・ソフトウェア
適用製品 磁気抵抗効果素子を用いたロジックインメモリ回路
目的 磁気抵抗効果素子を用いたロジックインメモリ回路を提供する。
効果 外部入力データによって制御されるトランジスタと組み合わせて、ある特定の外部データ・記憶データの組合せの場合にのみ抵抗値が最小となる磁気抵抗効果ネットワークを構成し、特定の組み合わせを検出して出力する構成としたので、磁気抵抗効果素子は記憶素子のみならず、磁気抵抗効果ネットワーク内の演算素子としても動作するため、演算回路内に、磁気抵抗効果素子が有する優れた記憶機能をコンパクトに一体化できる。
技術概要
磁気抵抗効果素子としてTMR素子を用いたTMRネットワーク120は、図bのAND演算のネットワーク122に示すように、外部入力Xまたは記憶入力Yによって抵抗値が決まる2種類の可変抵抗素子Rを直並列接続し、特定の組み合わせのとき総抵抗値R↓t↓o↓t↓a↓lが最小、すなわち、電流値Iが最大となるような可変抵抗素子ネットワークとして構成される。外部入力X、記憶入力Yによって決まる可変抵抗素子Rの抵抗値をそれぞれR↓x↓i、R↓y↓i(i=0、1、2)とすると、図dに示すように、xおよびyの値によってネットワーク上を流れる電流値Iが決まる。しきい値検出器160でしきい値をI↓0とI↓1の中間に定めると、AND演算を実現することができる。演算結果は、電流−電圧変換器170を通して電圧値として出力される。磁気抵抗効果ネットワークは、磁気抵抗効果素子が、トランジスタより抵抗値の変化が小さいことを利用して、ネットワークの抵抗値が最小となる特定の記憶された値と外部入力の値の組み合わせを少ない磁気抵抗効果素子及びトランジスタで実現することができる。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT