論理回路

開放特許情報番号
L2007001261
開放特許情報登録日
2007/3/9
最新更新日
2015/9/28

基本情報

出願番号 特願2006-316687
出願日 2006/11/24
出願人 独立行政法人産業技術総合研究所
公開番号 特開2008-131537
公開日 2008/6/5
登録番号 特許第4911406号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 論理回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 論理回路
目的 NMOST(N型の絶縁ゲート電界効果トランジスタ)のみを用いたパストランジスタとCMOSインバータ(ドライブインバータ)を用い、対称性の良い入力特性を有する論理回路を提供する。
効果 入力特性の対称性の良い論理回路が得られるので、これらを用いて、セルライブラリ方式のように基本的な種々の論理機能を有する論理回路を予め設計しておき、それをもとに具体的な集積回路を実現する方式において、セルの入力ノードの物理的配置を区別しなくてよい場合が多いこと、この論理ゲート回路自体では回路遅延の見積もりは接続の仕方に依存せず同等になること、等により設計が簡単になり、設計ツールの実行時間が短くなり、配線層の制約も軽くなる。
技術概要
図1に示すように、実施例の二入力NOR回路である。論理回路は第一および第二の入力ノードA、Bと内部出力ノードNを有する。同等な動作特性のNMOSTを4個(第一ないし第四、T1、T2、T3、T4)と同等な動作特性のCMOSインバータを2個(第一および第二、I1、I2)有する。第一のCMOSインバータの入力ノードは第一の入力ノードAに接続され、第二のCMOSインバータの入力ノードは第二の入力ノードBに接続される。第一のNMOSTのゲートは第一の入力ノードAに接続され、第二のNMOSTのゲートは第一のCMOSインバータI1の出力ノードに接続され、第三のNMOSTのゲートは第二のCMOSインバータI2の出力ノードに接続され、第四のNMOSTのゲートは第二の入力ノードBに接続される。さらに、各NMOSTのドレインD1ないしD4をそれぞれ第一の入力ノード、第二の入力ノード、第一のCMOSインバータの出力ノード、第二のCMOSのインバータの出力ノードのいずれかに接続する。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2018 INPIT