MOS3値論理インバータ回路

開放特許情報番号
L2007000972
開放特許情報登録日
2007/3/9
最新更新日
2009/6/26

基本情報

出願番号 特願2006-183403
出願日 2006/7/3
出願人 中村 和人
公開番号 特開2008-016938
公開日 2008/1/24
登録番号 特許第4318700号
特許権者 中村 和人
発明の名称 3値論理インバータ回路
技術分野 電気・電子、情報・通信
機能 機械・部品の製造
適用製品 IC,LSI,プロセッサ,交換機,ネットワーク機器(ルータ,スイッチ)
目的 3値論理における基本ゲート回路であり、3値の電子工学を可能にする。
効果 MOSで出来ている為、従来技術の自然な延長線上。IC基板上での歩留まりも理論上は問題ないと思われる。
技術概要
【請求項1】(出願時以降の修正あり) 第1から第3のエンハンスメント型pMOSと、第4から第6のエンハンスメント型nMOSとを備え、前記第1から前記第3のMOSのサブストレート端子を第1の基板電圧に接続し、前記第4から前記第6のMOSのサブストレート端子を第2の基板電圧に接続し、前記第1から前記第3のMOSのうち、いずれか2つのMOSのソース端子を第1の信号電圧に接続し、前記第4から前記第6のMOSのうち、いずれか2つのMOSのソース端子を第2の信号電圧に接続し、前記第1の信号電圧と前記第2の信号電圧とのいずれにもソース端子が接続されていない2つのMOSのうち、いずれか一つのMOSのソース端子を第3の信号電圧に接続し、前記第2のMOSのソース端子を前記第3のMOSのドレイン端子に接続するか、又は、前記第5のMOSのソース端子を前記第6のMOSのドレイン端子に接続し、前記第2のMOS又は前記第5のMOSのドレイン端子を出力節点としたこと、を特徴とする3値論理インバータ回路。 【請求項2以下略】(出願時以降の修正あり)
イメージ図
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
希望譲渡先(国内) 【否】 
希望譲渡先(国外) 【否】 
特許権実施許諾 【可】

アピール情報

アピール内容 このゲート回路はMOSだけで構成されており、背景に3値の電子工学を可能とするMOSトランジスタの規格化の理論を持っている。この理論は米国特許SUS−LOC(特表2002−517937)に対しても共通に適用可能と思われる。規格化理論は以下のホームページに掲載。 http://www17.ocn.ne.jp/~naka6789/ このゲート回路と同等の機能はSUS-LOCの具体例の中にも存在するが基本構造が完全にSUS-LOC系とは異なる。また直流特性はSUS-LOCの具体例より若干良いと思われる。 このゲート回路の発明は出願人により考案された直流特性理論がなければほとんど不可能と思われる。

登録者情報

登録者名称 中村 和人

その他の情報

その他の提供特許
登録番号1 3436893
登録番号2 4040038
登録番号3 4278642
関連特許
国内 【有】
国外 【有】  アメリカ合衆国、ロシア
Copyright © 2018 INPIT