回り込みキャンセラ

開放特許情報番号
L2007000035
開放特許情報登録日
2007/1/12
最新更新日
2015/3/2

基本情報

出願番号 特願平11-147885
出願日 1999/5/27
出願人 日本放送協会
公開番号 特開2000-341238
公開日 2000/12/8
登録番号 特許第3787040号
特許権者 日本放送協会
発明の名称 回り込みキャンセラ
技術分野 情報・通信
機能 機械・部品の製造
適用製品 回り込みキャンセラ
目的 回り込みキャンセラの周波数同期(AFC)回路、位相同期(APC)回路および自動利得調整(AGC)回路への要求性能を大幅に緩和し、あるいはAFC回路やAPC回路を用いないでも、回り込み伝送路のインパルス応答を正確に求められるようにし、もって、回り込みの除去精度を大幅に向上させるとともに低コスト化された回り込みキャンセラを提供する。
効果 AFC回路、APC回路およびAGC回路に要求される性能を大幅に緩和し、あるいはAFC回路やAPC回路を不要とすることができ、さらに、回り込みキャンセラのハードウェアを大幅に簡略化することができる。また、回り込みキャンセラのコストを大幅に低減することができる。さらに、観測点における回り込み伝達関数の精度をあげることができ、回り込みキャンセラの性能が向上する。また、周波数誤差や位相誤差のみならず、AGC回路によって除去しきれない振幅変動も複素除算によって打ち消すことができる。
技術概要
回り込みキャンセラにおいて、キャンセル残差演算回路が、回路に供給される伝達関数を複素で平均化して出力する複素平均化回路と、複素平均化回路からの出力信号を分母、キャンセル残差演算回時に供給される伝達関数を分子として除算して出力する複素除算回路(B)と、複素除算回路(B)の出力信号を基準振幅(1+0j)から減算して出力する減算器とを少なくとも具えてなる。図1は、回り込みキャンセラを示し、図2に示した中継放送装置に適用する。図1において、複素除算回路(A)9の出力信号は、2分岐され、その分岐された一方は複素除算回路(B)13に直接入力される。また、その他方の複素平均化回路14を介して同じく複素除算回路(B)13に入力される。複素平均化回路14では、観測点Pにおける主波(遅延プロファイル上の遅延がゼロの成分)f↓0(i)が求められる。次に、複素除算回路(B)13において除算を行い、さらに、次段の減算器15において基準振幅(1、0)(複素表示)からの減算を行なう。
イメージ図
実施実績 【無】   
許諾実績 【有】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT