四端子二重絶縁ゲート電界トランジスタによるMOS回路

開放特許情報番号
L2006007068
開放特許情報登録日
2006/12/1
最新更新日
2015/9/21

基本情報

出願番号 特願2006-202056
出願日 2006/7/25
出願人 独立行政法人産業技術総合研究所
公開番号 特開2008-028916
公開日 2008/2/7
登録番号 特許第4635188号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 四端子二重絶縁ゲート電界トランジスタによるMOS回路
技術分野 電気・電子
機能 機械・部品の製造
適用製品 ボディー効果、動作速度、パストランジスタ、消費電力、転送速度
目的 パストランジスタのゲートを駆動するための外部回路がMOS回路に及ぼす負荷の軽減と転送速度向上、および転送された論理信号のハイレベルが低下する現象を軽減したMOS回路の提供。
効果 四端子二重絶縁ゲート電界効果トランジスタは、いわゆる絶縁基板上に形成された二重ゲート電界効果トランジスタあるいはダブルゲートMOSトランジスタであって、さらに二つのゲート電極が電気的に独立した構造の素子である。そして、一方のゲート電極の電位により他方のゲートからみた閾値電圧を制御できる。
技術概要
この技術は、四端子二重絶縁ゲート電界効果トランジスタのソースまたはドレインの一方を論理信号入力ノードに接続し、他方のドレイン又はソースを論理信号出力ノードに接続し、第一ゲートを制御信号入力ノードに接続し、第二ゲートを抵抗の一端に接続し、その他端を閾値電圧制御ノードに接続したMOS回路とする。すなわち、四端子二重絶縁ゲート電界効果トランジスタをパストランジスタとして用い、ソースまたはドレインを論理信号入力ノードに接続し、他端のドレインまたはソースを論理信号出力ノードに接続し、その第一ゲートを制御信号入力ノードに接続し、その第二ゲートに抵抗の一端を接続し、その抵抗の他端をその四端子二重絶縁ゲート電界効果トランジスタの閾値電圧を制御するための電圧源(閾値電圧制御電圧源)が接続される閾値電圧制御ノードに接続する。この構成において、さらに四端子二重絶縁ゲート電界効果トランジスタの第一ゲートと第二ゲートとを外部容量で接続することもできる。ここで、外部容量とは意図的に構成された容量を言う。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT