ゲートならびにCMOS構造およびMOS構造

開放特許情報番号
L2006004923
開放特許情報登録日
2006/9/1
最新更新日
2015/10/6

基本情報

出願番号 特願2002-056484
出願日 2002/3/1
出願人 独立行政法人物質・材料研究機構
公開番号 特開2002-329865
公開日 2002/11/15
登録番号 特許第3944567号
特許権者 国立研究開発法人物質・材料研究機構
発明の名称 ゲートならびにCMOS構造およびMOS構造
技術分野 電気・電子
機能 制御・ソフトウェア
適用製品 次世代集積回路
目的 従来にはない程の低抵抗化を実現して、集積回路のさらなる高集積化に多大に貢献することのできる新しいゲート、ならびにそのゲートを用いた新しいCMOS構造およびMOS構造の提供。
効果 低抵抗性および制御性などに優れた次世代の新しいゲートが実現され、そのゲートを用いた新しいCMOS構造やMOS構造も提供されることとなり、集積回路のさらなる発展を図ることができる。
技術概要
この技術では、不純物を加えない状態で10↑2S・m↑(−1)以上10↑5S・m↑(−1)以下の電気伝導率を持つとともに半導体バンド構造をも持つ金属間化合物半導体である金属間化合物半導体を、ゲート材料として用いる。即ち、ゲート材料にCrSi↓2,MnSi↓2,MoSi↓2,Ru↓2Si↓3,WSi↓2,ReSi↓(1.75−2),OsSi,Os↓2Si↓3,OsSi↓2,FeSi↓2,IrSi↓2,BaSi↓2,CaSi↓2,Mg↓2Siのいずれかの金属間化合物半導体を用いたもので、金属間化合物半導体のpn伝導機構を制御することで、n型基板上にn型用ゲート、p型基板上にp型用ゲートが設けられている。この場合、低抵抗化を進めることができるだけでなく、両チャネルとも表面チャネルとなるので、従来のCMOS構造における埋め込みチャネルで発生していたような短チャネル効果もなくなり、高集積化に一層良好なゲートおよびCMOS構造となっている。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT