| 出願番号 |
特願2004-331688 |
| 出願日 |
2004/11/16 |
| 出願人 |
国立大学法人金沢大学 |
| 公開番号 |
特開2006-146983 |
| 公開日 |
2006/6/8 |
| 登録番号 |
特許第3845734号 |
| 特許権者 |
国立大学法人金沢大学 |
| 発明の名称 |
不揮発性メモリ |
| 技術分野 |
電気・電子 |
| 機能 |
材料・素材の製造 |
| 適用製品 |
不揮発性メモリ |
| 目的 |
相変化メモリ等の、抵抗変化により不揮発性で記憶する素子を用いた不揮発性メモリを提供する。 |
| 効果 |
通常の動作はＳＲＡＭと同じように高速ででき、相変化メモリ等の抵抗変化メモリ素子への書き込み可能回数は有限ではあるが、この書き込み回数を事実上無限大にできる。また、ＣＭＯＳとの整合性が高い不揮発性メモリを実現できる。このような不揮発性メモリを用いることで、待機電力を大幅に低減することが可能となる。 |
技術概要
 |
抵抗変化により不揮発性記憶を行う抵抗変化メモリ素子を用いた不揮発性メモリであり、第１の能動素子と第２の能動素子との入出力を互に接続したＳＲＡＭ回路部と、第１、第２の能動素子の夫々と、電源との間に直列に接続した第１、第２の抵抗変化メモリ素子と、第２の能動素子と第２の抵抗変化メモリ素子との接続点とストア線との間に接続されたスイッチング素子であって、スイッチング素子のスイッチングを制御する入力は、第１の能動素子の出力に接続されており、スイッチング素子により、不揮発性メモリの電源をオフする直前に、ＳＲＡＭ回路部の記憶内容を、スイッチング素子から第２の抵抗変化メモリ素子に電流を流して抵抗変化を起こして記憶させ、不揮発性メモリの電源をオンしたとき、第２の抵抗変化メモリ素子の記憶内容をＳＲＡＭ回路部に移し、ＳＲＡＭ回路部に記憶データの書き込み、読み出しを行う不揮発性メモリである。図１は、ＣＭＯＳで構成した相変化メモリの回路を示す図である。図２は、相変化メモリの動作を説明する図である。図３は、相変化を起こしたときの抵抗値の変化を示す図である。 |
| イメージ図 |
|
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)
)
)