| 出願番号 |
特願2005-001866 |
| 出願日 |
2005/1/6 |
| 出願人 |
国立大学法人北陸先端科学技術大学院大学 |
| 公開番号 |
特開2006-191394 |
| 公開日 |
2006/7/20 |
| 登録番号 |
特許第3870272号 |
| 特許権者 |
国立大学法人北陸先端科学技術大学院大学 |
| 発明の名称 |
三値論理関数回路及び多値論理関数回路 |
| 技術分野 |
電気・電子 |
| 機能 |
制御・ソフトウェア |
| 適用製品 |
ｐ型ＭＯＳトランジスタ、ｎ型ＭＯＳトランジスタ |
| 目的 |
３↑３↑＾↑２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減するとともに、スイッチング時間の非対称性も著しく小さくすることができる三値論理関数回路、及びこの三値論理関数回路を拡張した多値論理関数回路を提供する。 |
| 効果 |
３↑３↑＾↑２＝１９６８３種類存在する全ての二変数三値論理関数回路を実現するために必要となる基本回路の種類を著しく削減することができるとともに、立ち上がり及び立ち下がりのスイッチング時間の非対称性を著しく小さくすることができる。 |
技術概要
 |
第１のトランスファーゲートは、第１の入力を構成する３つの論理値−１、０、１のうち論理値−１に応じて導通状態になり、第２のトランスファーゲートは、第１の入力を構成する３つの論理値−１、０、１のうち論理値０に応じて導通状態になり、第３のトランスファーゲートは、第１の入力を構成する３つの論理値−１、０、１のうち論理値１に応じて導通状態になる。そして、第１の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（１、−１、−１）を得、第２の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（−１、１、１）を得、第３の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（−１、１、−１）を得、第４の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（１、−１、１）を得、第５の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（−１、−１、１）を得、第６の一変数三値論理関数回路は、第１の入力（−１、０、１）に対して出力（１、１、−１）を得るものとして構成できる。三値論理関数回路の構成を説明する図を示す。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)