| 出願番号 |
特願2004-024157 |
| 出願日 |
2004/1/30 |
| 出願人 |
独立行政法人産業技術総合研究所 |
| 公開番号 |
特開2005-217920 |
| 公開日 |
2005/8/11 |
| 登録番号 |
特許第3864233号 |
| 特許権者 |
国立研究開発法人産業技術総合研究所 |
| 発明の名称 |
タイミング余裕度を求める方法およびそのためのデジタル演算処理システム、プログラム、記録媒体。 |
| 技術分野 |
情報・通信 |
| 機能 |
制御・ソフトウェア |
| 適用製品 |
デジタル演算処理回路、クロック信号のタイミング余裕度、デジタル演算処理システム |
| 目的 |
大規模、高速な集積回路において、動作余裕を考慮したクロック信号のタイミング調整を個々のデジタル演算処理回路毎に自動で行うようにしたデジタル演算処理回路のタイミング余裕度を求める方法およびそのためのデジタル演算処理システム、プログラム、記録媒体の提供。 |
| 効果 |
デジタル演算処理への影響、例えば、温度変化に基づく論理演算素子の動作点変動、電源電圧変動、マイクロプロセッサの処理状況により変動する動作余裕を確保することができ、デジタル演算処理回路におけるクロック信号のタイミング不良による障害発生を阻止することができるようになる。 |
技術概要
 |
この技術では、論理遅延の値を制御する制御端子を持った遅延回路を用い、デジタル演算処理回路の論理演算の正誤状態を見ながらタイミング余裕度を判断し、論理遅延を決める制御端子に対し前記タイミング余裕度を確保するように制御信号により論理遅延値を設定する手段を採用する。デジタル演算処理回路のタイミング余裕度を求める方法は、記憶素子に記憶した遅延値によりプログラマブル遅延素子の遅延値を設定し、プログラマブル遅延素子それぞれについてタイミング余裕度Ｍｉを計測する手順を備える。また、求めたタイミング余裕度Ｍｉの内で最小のＭｉ値を検査対象である論理回路のタイミング余裕度Ｍとして記憶する手順を備える。そして、タイミング余裕度Ｍの閾値をＭｔｈとするとき、Ｍ＜Ｍｔｈか否か判断し、Ｍ＜Ｍｔｈのとき、遅延値の再調整をして手順Ａへ戻り、Ｍ≧Ｍｔｈのとき、遅延値の調整手順を終了する手順を備える。 |
| 実施実績 |
【無】 |
| 許諾実績 |
【無】 |
| 特許権譲渡 |
【否】
|
| 特許権実施許諾 |
【可】
|
)