3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜

開放特許情報番号
L2004003706
開放特許情報登録日
2004/3/12
最新更新日
2015/9/9

基本情報

出願番号 特願2003-396025
出願日 2003/11/26
出願人 独立行政法人産業技術総合研究所
公開番号 特開2005-159031
公開日 2005/6/16
登録番号 特許第4734557号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜
技術分野 電気・電子、金属材料、無機材料
機能 機械・部品の製造、材料・素材の製造
適用製品 3C−SiC薄膜の結晶格子欠陥の生成を抑制したエピタキシャル薄膜、ダブルポジショニング バウンダリー、シリコン半導体、バンドギャップ、次世代半導体素子、炭化珪素(SiC)系の半導体素子
目的 Si基板上にDPBのない3C−SiCエピタキシャル薄膜を作製する方法、及びこの方法により得られるDPBの生成が反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である3C−SiC薄膜の提供。
効果 DPBの生成が反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である3C−SiCへテロエピタキシャル薄膜を作製することができる。また、Si(111)基板上に、格子欠陥がない3C−SiCエピタキシャル薄膜を作製することができる。
技術概要
 
この技術は、炭化珪素(SiC)へテロエピタキシャル薄膜の結晶格子欠陥の1つである、ダブル ポジショニング バウンダリー(DPB)の生成を抑制して、SiCエピタキシャル薄膜を作製する方法であって、Si単結晶基板又は結晶性Si膜基板の上にSiC薄膜を作製する過程で、基板の表面をクリーニングした後に酸化膜で被い、その後、真空中で加熱し、被った酸化膜を蒸発させて得られる清浄な基板表面に、成膜を行うことでDPBの生成を抑制するDPBのないSiCエピタキシャル薄膜の作製方法とする。また、SiCヘテロエピタキシャル薄膜は、立方晶系の3C−SiCであるとよい。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT