電界効果トランジスタ及びその製造方法

開放特許情報番号
L2001008630 この特許の事業構築のヒントや可能性をご覧頂けます
開放特許情報登録日
2001/7/21
最新更新日
2015/8/14

基本情報

出願番号 特願平11-149008
出願日 1999/5/28
出願人 工業技術院長、坂本 邦博
公開番号 特開2000-340793
公開日 2000/12/8
登録番号 特許第3086906号
特許権者 国立研究開発法人産業技術総合研究所
発明の名称 電界効果トランジスタ及びその製造方法
技術分野 電気・電子
機能 機械・部品の製造
適用製品 二重ゲート構造の電界効果トランジスタ
目的 微細な高性能トランジスタを実現するための自己整合二重ゲート電界効果トランジスタの構造とそれを製造する産業的方法。
効果 自己整合した二重ゲート電界効果トランジスタの実現可能な構造とその製造手法を提供できる。
技術概要
この技術では、SOI(Semiconductor On Insulator)基板の表面から、SOI半導体層と埋め込み絶縁層を貫通し、支持基板に達する溝、あるいは埋め込み絶縁層の内部に達する溝を形成する。この溝の周辺のSOI半導体層をソース及びドレイン電極として用い、かつ溝の底から順次、ゲート電極、ゲート絶縁層、半導体伝導チャネル、上部ゲート絶縁層、上部ゲート電極を形成することによって、二重ゲート電界効果トランジスタを自己整合的に形成する。
実施実績 【無】   
許諾実績 【無】   
特許権譲渡 【否】
特許権実施許諾 【可】

登録者情報

その他の情報

関連特許
国内 【無】
国外 【無】   
Copyright © 2017 INPIT